所有的GPIO引脚有一个内部微弱的上拉和下拉,当它们被配置为输出时可以是激活的或者非激活的。
GPIO模块中要让引脚方向为输出应该向FIODIR寄存器写入什么:()A、1B、0C、0xFFD、0x55
点击查看答案
当引脚配置为下列哪一种功能时无法使用FIOPIN读取引脚的状态:()。A.A/D功能B.定时器功能C.串口通信功能D.GPIO功能
PXA270芯片,GPIO寄存器中,其中决定引脚是否为普通GPIO的寄存器是()。A.GPDRB.GPSRC.GFERD.GAFR
嵌入式系统的GPIO接口引脚数量较多,PXA270有()个GPIO管脚。A、71B、117C、84D、120
下面是基于ARM内核的嵌入式芯片中有关GPIO的叙述,其中错误的是()。A.GPIO作为输入接口时具有缓冲功能B.GPIO作为输出接口时具有锁存功能C.GPIO的引脚一般是多功能复用的D.GPIO一般只具有0态和1态,不具有高阻状态
下面关于S3C2410嵌入式微处理器芯片GPIO端口的叙述中,错误的是()。A.GPIO端口有GPA/GPB/GPC/GPD共4个并行I/O接口B.GPIO端口的多个并行I/O接口中,有的接口的功能是单一的,有的接口的功能是复用的C.GPIO端口的每个并行I/O接口都有控制寄存器、数据寄存器以及上拉寄存器D.GPIO端口属于芯片内部的低带宽组件
下面关于S3C2410嵌入式微处理器芯片GPIO端口的叙述中,错误的是:()。A.GPIO端口有GPA/GPB/GPC/GPD/GPE/GPF/GPG/GPH多个并行I/O接口B.GPIO端口中有的I/O接口的功能是复用的,例如可以作为外部中断C.GPIO端口中的每个并行I/O接口中的上拉寄存器决定该接口引脚是否要被内部上拉D.GPIO端口属于芯片内部的高带宽组件